Raltron石英晶體振蕩器說明書，Raltron公司致力于不斷追求質(zhì)量和卓越。這種哲學(xué)使Raltron在多年的持續(xù)增長中保持領(lǐng)先地位。從客戶產(chǎn)品開發(fā)流程的第一步開始提供深入的技術(shù)支持兩個應(yīng)用工程團隊確保在客戶的整個有源晶振產(chǎn)品生命周期中持續(xù)運行總部設(shè)在佛羅里達和亞洲。這兩個地方都有故障分析實驗室配備現(xiàn)代測試設(shè)備，使公司能夠?qū)崟r響應(yīng)客戶的需求招標(biāo)。Raltron致力于通過將大部分收入投資于以下領(lǐng)域來實現(xiàn)持續(xù)增長深化現(xiàn)有客戶關(guān)系，滲透新市場，發(fā)展尖端技術(shù)性能新產(chǎn)品。

ASIC和微處理器計時元素市場規(guī)模估計為100每月百萬臺。通常這些通過設(shè)計滿足了要求帶有通孔和購買“全尺寸”或“半尺寸”邏輯時鐘。由PCMCIA和磁盤驅(qū)動器驅(qū)動設(shè)計師，更新的振蕩器單元現(xiàn)在包括在大多數(shù)ASIC中。這些振蕩器單元可用于提供時基時鐘無需包裝的輸出時鐘該技術(shù)允許PCB真實遺產(chǎn)減少60%減少EMI的附加優(yōu)點。直接降低了計時成本當(dāng)考慮空間成本。

這是本文的根本目的向新手指示如何使用ASIC中的振蕩器單元以提供時鐘要求。本文將討論輸出阻抗的影響，外部組件，以及選擇方法相同的.

基本面。有源晶體振蕩器可能分類為放松或諧波類型。弛豫振蕩器由單個儲能元件組成（電容器或電感器）和電阻器。這個C-R或L-R時間常數(shù)通常用于觸發(fā)對電壓電平敏感的設(shè)備
例如觸發(fā)器或單結(jié)晶體管（UJT）。波形通常指數(shù)性質(zhì)，諧波豐富。振蕩頻率已確定
通過時間常數(shù)、電源電壓和閾值觸發(fā)級別。一般來說振蕩器的頻率不是很穩(wěn)定，但是頻閃、轉(zhuǎn)向指示器功能良好或閃光燈。
諧波振蕩器符合Barkhausen標(biāo)準(zhǔn)，需要兩個階段并且滿足增益標(biāo)準(zhǔn)以提供持續(xù)振蕩器。
∑閉環(huán)增益≥1
∑閉環(huán)周圍的相移=n*
360度，其中n是整數(shù)值
諧波振蕩器利用兩種電感和電容元件或其機械以及聲波當(dāng)量，例如元素表示為石英晶體。諧波振蕩器以正弦波形和優(yōu)異的頻率穩(wěn)定性。頻率由電感器決定，并且電容器和
有源電路。本文僅限于諧波振蕩的產(chǎn)生使用新的振蕩器單元。

水晶選擇。有源晶振設(shè)計計時必須簡單、低成本可信賴的發(fā)明了基本的AT和BT切割1934年[1]仍然是首選。在切割既用于基本面，也用于泛音模式。BT切割用于僅基本模式。

AT切割。AT截止諧振器的頻率與溫度特性遵循三階曲率，拐點在+25C。標(biāo)準(zhǔn)頻率與溫度規(guī)格為±0.005%（50ppm）或±0.01%（100ppm），從-20℃到+70℃。穩(wěn)定性限值為±0.001%（10ppm），從-20C至+70C。
BT切割。BT截止諧振器的頻率與。
溫度特性遵循具有最大值的拋物線接近室溫的頻率。因此，對于BT切割在較高和較低時均減少溫度。經(jīng)過校準(zhǔn)的晶體+25C時的標(biāo)稱頻率為-100ppm在+70攝氏度時，每攝氏度。
如圖1所示兩次切割。
AT基礎(chǔ)條形圖。低成本微型基本的AT條形晶體通常使用范圍為3.5至40MHz。石英晶振設(shè)計規(guī)定板的厚度（單位：密耳）=66.4/頻率（單位：兆赫）。帶晶體有彎曲和表面問題必須考慮的剪切耦合寬度與厚度的設(shè)計比。在里面此外，上下頻率限制受工藝設(shè)計和困難。在頻率的低端光譜，厚度幾乎為20密耳并且需要特殊處理，例如單向輪廓和邊緣傾斜。在40兆赫時，At晶體只有1.66密耳厚，必須用真空處理挑選。

倒置梅薩水晶。倒置梅薩晶體利用和蝕刻技術(shù)制造雙電平諧振器。這個較厚的搭接部分用于安裝
支持較薄的蝕刻部分包含電極。基本的晶體的頻率在60到120兆赫之間以及第三泛音到350MHz。新的
產(chǎn)品，tab臺面晶體，最近已上市。該產(chǎn)品使用更少比全360度厚的支撐區(qū)域，可包裝在2-x6mm
管狀包裝。Raltron石英晶體振蕩器說明書.
HC-49和HC-45基礎(chǔ)和第三Overtone水晶。基礎(chǔ)和第三裝在傳統(tǒng)HC45和HC-49支架中的泛音晶體也很好
選擇作為計時元素。這些晶體是有引線的器件，應(yīng)該通孔安裝。第三條引線可以是增加了更堅固、更輕薄
安裝SMT引線成型可以進行應(yīng)用程序；然而，由于處理和處理困難，這是目前還不是什么大票項目。

ASIC單元振蕩器基礎(chǔ)。當(dāng)今使用最廣泛的振蕩器是使用無緩沖的MOS柵極振蕩器逆變器。幾乎所有的微處理器
與許多其他數(shù)字應(yīng)用程序一起這個電路內(nèi)置在電池內(nèi)或被驅(qū)動來自使用該ASIC的外部振蕩器
環(huán)行.

振蕩器單元有幾個特性這對于振蕩器設(shè)計者來說是重要的。
RinRin高-10兆歐姆
Rout。Rout取決于邏輯類型正在使用。ECL邏輯具有低阻抗–在7歐姆的范圍內(nèi)。CMOS邏輯具有
更高的輸出阻抗-在700歐姆。HCMOS邏輯通常介于250和500歐姆之間。振蕩器設(shè)計者應(yīng)該獲得輸出來自的阻抗信息制造商如果此信息不是可用，簡單的輸出阻抗測試電路如圖2所示。
獲得通過偏置反相器獲得增益以線性模式。偏見是由連接逆變器的電阻器輸出到輸入。此連接導(dǎo)致
高增益和寬帶寬，但兩者都缺乏一致性相移。f0處的相移，即頻率振蕩的角度約為180度通過放大器從輸入到輸出。導(dǎo)出額外的180度相位來自pi反饋網(wǎng)絡(luò)。投保可靠的啟動和穩(wěn)定的運行，電路必須具有移相的能力180度之外再增加20度度最小反饋要求。
相位偏移由時間延遲修改從放大器的輸入到輸出通常為1至2納秒。自從頻率是時間的倒數(shù)，時間延遲等于逆變器。外部pi電路必須偏移比延遲少180度相等的轉(zhuǎn)變。

表I顯示了1和2的相移在選定頻率下的納秒延遲。這種減少的相移信息將在波德圖分析中有用。

設(shè)計師應(yīng)確保足夠的動態(tài)范圍來彌補部件或電源發(fā)生變化。對于例如，電路中的手指會干擾
相移并允許晶體啟動、鎖定開啟并繼續(xù)振蕩。
為了滿足Barkhausen的相移準(zhǔn)則，我們必須向外移動180度（加上至少25個附加度）反饋回路。設(shè)計穩(wěn)定
振蕩器，希望在180度點具有快速的相位變化率。為了在pi網(wǎng)絡(luò)，我們需要移相90度。關(guān)于
晶體的ASIC輸入側(cè)，晶體如果Zin情緒高漲。在晶體的ASIC輸出側(cè)，應(yīng)該進行相移通過90度，效果較差
逆變器延時的相移參考表1。
基本反饋電路。基本皮爾斯振蕩器電路如圖3所示。組件包括相移元件C1和C2以及輸出
阻抗調(diào)節(jié)電阻器Rx。Note Rx是離散電路組件，而不是包含在逆變器。如果在振蕩器設(shè)計中省略Rx（不幸的是，很多時候都是這樣），問題很容易出現(xiàn)。設(shè)計師應(yīng)該總是為這個組件布置電路如果Rx為他的反饋配置不需要。

反饋元素選擇。為此紙張，ASIC單元外部的反饋將減少為“pi”或平行水箱配置值得注意的是，一個“T”配置具有類似的特性，但是不在本文的范圍內(nèi)。那里有四（4）種可能的組合無負載儲能電路可能出現(xiàn)的電抗。這四個案例是如圖4所示。
圖4，情況1，兩個支路都有電容器以及相互連接的電感器。這個只有當(dāng)電感器放置在Z3位置。示例案例1是常見的皮爾斯配置通常用于石英晶體振蕩器電路。連接晶體滿足振蕩條件略高于每個晶體上的Fs模式電路將捕獲模式實際期限最低。
如果電容器或電感器在外部已連接阻抗匹配。振蕩器電路取決于穩(wěn)定性相位變化率的重要性可以從圖表中看出當(dāng)人們考慮到由于對于擾動、分量變化，濕氣、天災(zāi)等。振蕩器將在舊的頻率，所以它改變相位，直到可能發(fā)生振蕩。假設(shè)一個不穩(wěn)定電路將相位偏移2度。這可能導(dǎo)致頻率變化6 Hz或相位斜率為1/3度/Hz。通常，我們期望每赫茲40度的相位斜率。如果在輸入端進行阻抗匹配和pi網(wǎng)絡(luò)的輸出，相位斜率顯著降低。因此設(shè)計者應(yīng)該努力尋找一個大的不匹配，以最大化相位斜率。這一切都必須用常識來控制。

作為阻抗匹配的示例，考慮在110中插入一個電容器墻上的電壓插座和試圖轉(zhuǎn)移電力公司階段。顯然不起作用，因為信號源非常非常低的阻抗。如果一個系列插入的電阻等于電容器的電抗，相位R-C的偏移為45度結(jié)，信號幅度為減少½。
在
ASIC的輸出。如果輸出阻抗與外部電抗相比是低的，電容器將不會顯著地偏移相位。簡單地說，一個小型C2連接到低阻抗的輸出ASIC什么也不做。如果添加了Rx，（Rx=XC2）45度相移將在水晶。可能是最重要的本文考慮的是C2相對于ASIC單元。

1/5